BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-190584

(43)Date of publication of application: 30.07.1993

(51)Int.CI.

H01L 21/56 B29C 45/02 H01L 23/12 H01L 23/29 H01L 23/31 // B29L 31:34

(21)Application number: 04-090054

(71)Applicant: MOTOROLA INC

(22)Date of filing:

17.03.1992

(72)Inventor: JUSKEY FRANK J

BERNARDONI LONNIE L SWIRBEL THOMAS J MILES BARRY M

(30)Priority


Priority number: 91 670648

Priority date: 18.03.1991

Priority country: US

(54) TRANSFER-MOLDED SEMICONDUCTOR PACKAGE WITH IMPROVED ADHESIVENESS (57)Abstract:

PURPOSE: To improve moisture-proofness, and to strengthen an α-ray resistance in a transfer-molded package. CONSTITUTION: A semiconductor device 12 is mounted on a print circuit board 10, and wire bonding-processed so that a transfer-molded pad array chip carrier can be formed. The array of a solderable face 24 may be provided on the bottom face of the print circuit board. A polymer film 18 is applied to the upper faces of the semiconductor device 12, wire bond 16, and print circuit board 10, and cured. The sputter etching of the film 18 is effected in a partial vacuum, and the adhesiveness of a transfer-molded material 20 to the print circuit board 10 can be reinforced. The semiconductor device is capsuled in a transfer molding process. The polymer film 18 acts as a barrier against the radiation of alpha particles. Also, the moisture-proofness of the finished package can be improved, and the stress of the surface of the device can be reduced.



LEGAL STATUS

[Date of request for examination]

16.03.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

3173621 [Patent number] [Date of registration] 30.03.2001

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right] 30.03.2004

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-190584

(43)公開日 平成5年(1993)7月30日


(51) Int.Cl. ⁵ H 0 1 L 21/56 B 2 9 C 45/02 H 0 1 L 23/12	識別記 号 T	庁内整理番号 8617-4M 7344-4F	FΙ			技術表示箇所
11012 23/12		8617-4M	H01L	23/12	L	
		8617-4M		23/30	D	
			審査請求 未請求	京 請求項の数11(全 5 頁)	最終頁に続く
(21)出願番号	特顧平4-90054		(71)出願人	390009597		
			7-7-	モトローラ・イン	ノコーポレー	イテッド
(22)出願日	平成4年(1992)3月17日			MOTOROLA	INC	ORPORAT
				RED		
(31)優先権主張番号	権主張番号 670648			アメリカ合衆国イリノイ州シャンパーグ、		
(32)優先日	1991年3月18日			イースト・アルコ	インクイン	・ロード1303
(33)優先権主張国	米国(US)		(72)発明者	フランク・ジェイ・ジャスキー		
				アメリカ合衆国ス	フロリダ州:	コーラル・スプ
				リングス、ノース	く・ウェス	ト・シックステ
				ィナインス・テラ	ラス4103	
			(74)代理人	弁理士 大貫 沿	生介 (外	1名)
		ž				
						最終頁に続く

(54) 【発明の名称】 接着性を改善したトランスファ成形された半導体パッケージ

(57)【要約】 (修正有)

【目的】 トランスファ成形されたパッケージにおいて、その耐湿性を向上し、耐α線の強化を目的とする。

【構成】 半導体デバイス12をプリント回路板10上に実装して、ワイヤボンディングすることにより、トランスファ成形されたパッド・アレイ・チップ・キャリヤが形成される。プリント回路板の底面には、はんだ付け可能な面24のアレイがあってもよい。ポリマ皮膜18が半導体デバイス12、ワイヤボンド16およびプリント回路板10の上面に塗布され、硬化される。皮膜18は次に部分真空中でスパッタ・エッチングされて、トランスファ成形材料20のプリント回路板10に対する接着力を強化する。半導体デバイスはトランスファ成形工程によりカプセル化される。ポリマ皮膜18はまた、アルファ粒子の放出に対するパリアの役割も果たして、完成されたパッケージの耐湿性を向上させ、デバイスの表面の応力を小さくする。



BEST AVAILABLE COPY

20

1

【特許請求の範囲】

【請求項1】 上と下との対向する面を有するブリント 回路板;ブリント回路板の上面に電気的および機械的に 付着された半導体デバイス;半導体デバイスとブリント 回路板の上面の少なくとも一部を覆うポリマ皮膜であっ て、粗化された表面を有するポリマ皮膜;および半導体 デバイスの周囲に形成された、半導体デバイスと、ブリ ント回路板の上面の少なくとも一部とをカプセル化する 成形材料であって、前記ポリマ皮膜の前記粗化面と直接 接触している成形材料;により構成されることを特徴と 10 するトランスファ成形された半導体バッケージ。

【請求項2】 ポリマ皮膜がポリイミドより構成される 請求項1記載のパッケージ。

【請求項3】 ポリマ皮膜の粗化面が、ポリマ皮膜をスパッタ・エッチングすることにより形成される請求項2 記載のパッケージ。

【請求項4】 半導体パッケージがパッド・グリッド・アレイ・チップ・キャリヤより構成され、前記下面が複数のハンダ付け可能な面を有する請求項1 記載のパッケージ。

【請求項5】 プリント回路板が可挠性膜より構成される請求項1記載のパッケージ。

【請求項6】 上と下との対向する面を有するプリント 回路板;プリント回路板の上面に電気的および機械的に 付着された半導体デバイス;半導体デバイスとプリント 回路板の上面の一部を覆うポリイミド皮膜;および集積 回路デバイスの周囲に形成された、デバイス全体をカプ セル化するプラスチック成形材料であって、板の上面の 実質的にすべてを覆い、前記ポリイミド皮膜と直接接触 している成形材料;によって構成されることを特徴とす 30 るトランスファ成形されたチップ・キャリヤ。

【請求項?】 チップ・キャリヤがパッド・グリッド・アレイ・チップ・キャリヤより構成され、前記下面がはんだ付け可能なパッドのアレイを有する請求項6記載のチップ・キャリヤ。

【請求項8】 集積回路デバイスの周囲に形成された、デバイス全体をカプセル化するプラスチック成形材料であって、その成形材料がプリント回路板の上面に形成されて、成形材料の外周のプリント回路板の上面の一部を露出させている請求項6記載のチップ・キャリヤ。

【請求項9】 トランスファ成形された半導体バッケージを作る方法であって:対向する面を有するプリント回路板を設ける段階;半導体デバイスを設ける段階;半導体デバイスを、プリント回路板の第1面上に電気的および機械的に実装して、アセンブリを形成する段階;アセンブリをポリマ皮膜で被覆する段階;皮膜をスパッタ・エッチングする段階;および半導体デバイスと、ブリント回路板の第1面の実質的にすべての部分との周囲にブラスチック材料をトランスファ成形する段階;によって構成されることを特徴とする方法。

【請求項10】 アセンブリを被覆する段階が、アセンブリをポリイミド皮膜で被覆する段階より構成される請求項9記載の方法。

2

【請求項11】 プリント回路板の第2面上にはんだパンプを設ける最終段階よりさらに構成される請求項9記載の方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、一般的に半導体デバイ スのためのパッケージに関する。さらに詳しくは、トラ ンスファ成形された、リード線のない半導体パッケージ に関する。

[0002]

【従来の技術】トランスファ成形された半導体パッケー ジは、普及型の集積回路パッケージとなっている。トラ ンスファ成形されたパッド・グリッド・アレイ・パッケ ージは、常に性能を向上させながら、寸法を小さくし て、価格を低く抑えるために行われた試みの中では最も 新しいものである。トランスファ成形されたパッド・グ リッド・アレイ・パッケージは、はんだパッドを用いて 電気的な接続を行う表面実装デバイスである。 標準の間 隔(たとえば中心から中心までが100ミル)を有する パッドのアレイが、エポキシ、ポリイミドまたはポリエ ステルなどのガラス強化材料から作られたプリント回路 板の1面に置かれる。 集積回路または半導体デバイスが 基板の上面に装着され、集積回路のポンディング・バッ ドと基板のトレースとの間でワイヤ・ポンドが作られ る。次に、集積回路、リード線およびワイヤ・ポンド が、熱硬化性プラスチックのカプセル材で完全に覆われ て、パッケージが形成される。カブセル材の樹脂は集積 回路チップ、ボンディング・ワイヤおよび基板の部分を 囲むように集積回路チップ上に成形される。カプセル材 の樹脂が基板の上面だけに成形されるので、樹脂と基板 との間の接着が非常に重要となる。これは、樹脂が少な くとも5辺で基板を囲んでいる他のパッケージのような 機械的な接着部がないためである。

【0003】トランスファ成形を行う際には、カプセルに入れるアセンブリを金型の中に置く。この金型には作成されるカバーの形状を規定するくぼみがある。固体プジスチックが加熱されて、圧力下でゲートを通って金型の中に入れられる。熱と圧力とによってブラスチックは液化し、集積回路を囲む型の空洞部に流れ込む。この型が加熱されプラスチックが硬化されて、成形されたアセンブリが型から取り出される。トランスファ成形の基本的特性は、米国特許第4,460,537号により教示される。また、トランスファ成形されたブラスチック・ピン・グリッド・アレイ・バッケージは米国特許第4,935,581号に教示される。

【0004】アルファ粒子により起こる半導体デバイス 50 のエラーは1978年に初めて記録された。ソフト・エ 3

ラーとして知られるこのエラーは、能動デバイス領域内 をアルファ粒子が通ることにより起こされる、メモリ・ セル内に配憶された情報に起こる、無作為の再現不可能 な変化として定義されている。アルファ粒子は、プラス チック・パッケージのトランスファ成形材料を作るため に用いられる原料内の微量不純物として存在するウラニ ウムの残留放射線から起こる。プラスチック・パッケー ジ内の主な放射線源は、成形材料内の充填剤である。ソ フト・エラーをなくするための最も直接的な解決策は、 成形材料樹脂からすべての放射線の痕跡を除去すること 10 である。これは理論的には妥当であるが、ほとんどすべ ての場合その費用が極端に高く、残効性が依然としてあ るために問題となることもある。ソフト・エラーの問題 に対処するために、エラー修正アルゴリズムが組み込ま れた大規模なメモリ・デパイスもいくつかある。しか し、この技術をより規模の小さな回路に適用することは 困難で、費用がかかり、依然としてアルファ粒子の放出 とソフト・エラーの問題に対処するための解決策に対す る必要性が残る。

【0005】トランスファ成形されたパッド・グリッド 20 ・アレイ・パッケージの別の問題は、成形材料と基板と のインターフェースにおいて水分がパッケージの中央部 まで透過して、半導体や電気的な相互接続部を腐食さ せ、エポキシ・ダイ接着剤の劣化を招くことである。従 来の解決法では、成形材料を基板の端部の周りに延在さ せて、基板/成形材料のインターフェースの問題を小さ くするか、あるいはなくするようにしていた。しかし、 パッド・グリッド・アレイ・パッケージでは、これを行 うことができないので、このインターフェースでの水分 の透過を減らすための別の方法を見つける必要がある。 【0006】トランスファ成形されたパッケージのさら に別の問題は、成形作業中に応力が誘導されることであ る。成形材料と半導体デバイスとの間の熱膨張係数の不 一致があまりに大きいので、ガラス・パッシペーション の割れやデバイスの表面上でアルミ導体の実際の移動が 起こることがある。この応力が発生するのを軽減するた めにパッファ皮膜が半導体デバイスに塗布されるが、こ の塗布はウェーハ・レベルで行われており、ダイ・ボン ド・パッドを保護しておいて後ではがす必要がある。こ れは費用のかかる方法で、ダイの歩どまりの損失を招 40 く。さらにウェーハ・レベルでのパッファ皮膜は、ダイ の厚みを小さくするためによく用いられるパック・ラッ ピングを妨害する。

[0007]

【発明が解決しようとする課題】プラスチックのパッド ・グリッド・アレイの利点は、費用が安く小型であるこ とである。しかしこのような利点があっても、成形材料 の接着力、アルファ粒子によるソフト・エラー、パッフ ァ皮膜のコスト, パック・ラップ性および耐湿性などの 他の問題がパッド・グリッド・アレイ・パッケージには 50 残っている。このような固有の問題を克服することので きる価格の安いプラスチック・パッケージに対する必要 性が存在することは明かである。

[0008]

【課題を解決するための手段】簡単にいうと、本発明に より、プリント回路板上に半導体デパイスを実装するこ とにより、トランスファ成形された半導体パッケージが 形成される。プリント回路板の底面には、はんだパッド のアレイがある。半導体デバイス、ワイヤポンドおよび プリント回路板の上面にポリマ皮膜が塗布されて硬化さ れる。その後皮膜を、部分真空中でスパッタ・エッチン グレてトランスファ成形材料のプリント回路板に対する 接着力を強める。半導体デバイスはトランスファ成形過 程によりカプセル化される。

[0009]

【実施例】図1では、プリント回路板または回路をのせ た基板10が、ランナとワイヤボンド・パッドからなる 金属被覆パターン14で形成されている。プリント回路 板10は、エポキシ、ポリイミド、改良エポキシまたは ポリエステル樹脂などのガラス強化型の積装構造でよ い。半導体デバイス12はブリント回路板10上に実装 される。通常、半導体デパイス12は銀を充填したエポ キシ接着剤によりプリント回路板に付着される。半導体 デパイス12の個々の回路構成の電気的相互接続がワイ ヤポンド16によりプリント回路板10に対して行われ る。電気的な相互接続部ができると、アセンブリはポリ イミド樹脂などのポリマ樹脂18により被覆される。ポ リイミド18は通常はアセンブリ全体に吹き付けられ て、プリント回路板10、半導体12およびワイヤボン ド16のすべての露出面を被覆する。ポリイミド皮膜を 塗布する好適な方法は吹き付けである。 アルファ粒子に 対する均一なパリアとなることがわかっている、適当な ポリイミドの例は、たとえば、ペンゾフェノン・テトラ カルポン酸2無水物とオキシジアニリンから作られる。 このような樹脂は、たとえばデラウェア州Wilmingtonの DuPont CompanyからPYRALIN (商標) 2550、PYRALIN (商標) 2750 またはPYRALIN (商標) 2610 いう商品 名で市販されている。337,348,408のような その他の同等の材料はCiba-Geigyから得ることができ る。このような材料をそれぞれ、固体成分が約10ない し約15%の範囲で塗布する。1枚以上のポリマ皮膜が アセンブリ上に吹き付けられて、ピン・ホールのない均 一な皮膜となる。できあがった皮膜の厚みは0.1ミル ないし約2ミルで、選択された材料と望ましい皮膜の厚 みにより変わる。次に、連続的に段階を経て加熱して、 最終温度摂氏300度を最低30分間維持することによ り皮膜18が硬化される。材料から溶媒を除き硬化させ た後、アセンブリは真空室に入れられてアルゴン/酸素 雰囲気中でスパッタ・エッチングされる。スパッタ・エ ッチング工程の作動圧力は次のとおりである:500な

30

いし1000ワットで、アルゴン圧力0. 1ないし9. 9x10-3mbarで1ないし3分、その後500な いし1000ワットで酸素圧力0. 1ないし9. 9x1 0-2mbarで2ないし4分間。このようなスパッタ ・エッチング処理により、表面が粗くなり成形材料とポ リイミドとの間の接着力が増大すると信じられている。 ここでアセンブリは、ポリマ皮膜18を持ち、これが半 導体デバイス16の表面への水分のパッシペーションに 対するパリアおよびアルファ粒子に対するバリアにな て、トランスファ成形力パー20が、半導体デパイス、 ワイヤポンドおよび基板10の上面の周囲に成形され る。

【0010】図2では、ポリイミド18の均一な皮膜が 半導体デバイスとワイヤボンドのすべての露出面上に塗 布されていることがわかる。これは、成形材料20内の 充填剤と、半導体デパイス12との間のアルファ粒子に 対するパリアとなり、さらに、水分のパッシペーション に対するパリアとなって、銀を充填したエポキシ・ダイ 接着材料22に水分が進入することを防ぐ。プリント回 20 路板10の表面上の均一なポリイミドの皮膜はまた、成 形材料20のプリント回路板10に対する接着力を向上 させる役割もする。

【0011】基板10の底面上に、複数のはんだ付け可 能な面24がある。このはんだ付け可能な面24は通常 は基板19内に形成された金属層に線描きされているパ ッドである。はんだ付け可能な面24をさらに処理し て、はんだパンプを含むようにしてもよい。

【0012】ポリイミド皮膜の効力を評価するために、 いろいろな基板に対する成形材料の接着力を、インスト 30 ロン引っ張りテスタを用いて測定した。トランスファ成 形材料が何も被覆のないプリント回路板に塗布されたと きは、プリント回路板に対する引っ張り接着力は約20 0 p s i であることがわかった。プリント回路板をポリ イミドで被覆して、スパッタ・エッチングを行っていな

いときは、引っ張り接着力は約180pslであった。 トランスファ成形の前にポリイミド皮膜をスパッタ・エ ッチングすると、引っ張り接着強度は大きく向上し、測 定された引っ張り接着力は約590psiであった。皮 膜されエッチングされた基板の不良のメカニズムは、基 板の密着不良であり、それに対して成形材料/基板のイ ンターフェースの不良は接着不良であることがわかっ た。

【0013】その結果、トランスファ成形に先立ってス る。次にアセンプリはトランスファ成形装置に入れられ 10 パッタ・エッチングを施したポリイミド・パッファ皮膜 を半導体デバイス、ワイヤポンドおよび基板上に墜布す ると、次のようないくつかの利点がある:1) 基板に対 する成形材料の接着力が向上する、2) ダイの表面と成 形材料との間の応力が小さくなり、それによってパッケ ージの信頼性が向上する、3)銀を充填したエポキシ・ ダイ接着剤の耐湿性が改善される。4) アルファ粒子の 放出によるソフト・エラー不良が改善される、5) ダイ のパック・ラッピングを行うことが可能になり、ダイの 厚みを小さくし熱移動を向上させる。6) バッファ皮膜 を撮像することによる、ウェーハ層における歩どまりの 損失がないので、処理のコストが下がる。

【図面の簡単な説明】


【図1】本発明によるトランスファ成形された半導体デ バイスの表層を取った等角図である。

【図2】図1のトランスファ成形された半導体デパイス の2-2部分の断面図である。


【符号の説明】

- 10 プリント回路板
- 12 半導体デバイス
- 14 金属被覆パターン
 - 16 ワイヤポンド
 - 18 皮膜
 - 20 成形材料
 - 22 ダイ接着剤
 - 24 はんだ付け可能な面

【図2】



【図1】



フロントページの続き

H01L 23/29

23/31

// B 2 9 L 31:34 4F

(72)発明者 ロニー・エル・ベルナードーニ (72)発明者 トーマス・ジェイ・スワーベル アメリカ合衆国フロリダ州コーラル・スプ アメリカ合衆国フロリダ州デビー、サムタ

リングス、コーラル・クラブ・ドライブ ー・アベニュー501

ングス、コーラル・グラフ・ドライフ - ・・ア・ペーユー501 1 (72)発明者 バリー・エム・マイルズ

アメリカ合衆国フロリ**ダ州プ**ランテーショ ン、ノース・ウェスト・エイツ・サークル

9610